

MENU

SEARCH

INDEX

DETAIL

JAPANESE

1 / 1

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2002-237656

(43)Date of publication of application : 23.08.2002

(51)Int.Cl.

H01S 5/223

H01L 21/205

(21)Application number : 2001-031378

(71)Applicant : SONY CORP

(22)Date of filing : 07.02.2001

(72)Inventor : TOMITANI SHIGETAKA

HINO TOMOKIMI


YAMAGUCHI KYOJI

(54) METHOD FOR GROWING NITRIDE SEMICONDUCTOR LAYER, AND NITRIDE SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for growing a nitride semiconductor layer, the crystal defect density of which is low.

SOLUTION: This method grows the nitride semiconductor layer grid-mismatched or heat-mismatched with a substrate 12 on the substrate without crystal defects. The method includes a first process for growing the first nitride semiconductor layer 14 on the substrate 12; a second process for forming a mask having a prescribed pattern on the first nitride semiconductor layer and next removing the first nitride semiconductor layer and the upper part of the substrate exposed from the mask to form recessed and projecting structure, having a projecting part 18 consisting of the first nitride semiconductor layer and the upper layer part of the substrate and a recessed part 19, which is obtained by exposing the substrate; a third process for forming a sidewall protective film 20, covering the side surface of the lower part of a projecting part at the lower part of the projecting part including a high-density crystal defect region 16 and the lower layer part of the first nitride semiconductor layer; and a fourth process of growing the second nitride semiconductor layer 22 on the recessed and projecting structure, provided with the sidewall protective film on the side surface of the lower part of the projecting part.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

(19) 日本国特許庁 (JP)	(12) 公開特許公報 (A)	(11) 特許出願公開番号 特開2002-237656 (P2002-237656A)
(21) 出願番号	特願2001-31376 (P2001-31376)	(71) 出願人 ソニー株式会社
(22) 出願日	平成13年2月7日 (2001.2.7)	(72) 発明者 森谷 康達 東京都品川区北品川6丁目7番35号 ソニーホームズ内 (73) 発明者 日野 駿公 石川県白石市白鳥三丁目53番地の2 ソニーホームズ内 (74) 代理人 100095821 弁理士 大澤 滉 (外1名)


審査請求 未請求 請求項の数6 OL (全12頁)	(1) 請求項1 基板上に形成する第1の窒化物半導体層を 一方の不整合性を基板に対して有する窒化物半導体層を 基板上に成長させる方法において、 基板上に第1の窒化物半導体層を成長させる第1の工程 と、 第1の窒化物半導体層上に所定のパターンを有するマスクを形成し、次いでマスクから露出した第1の窒化物半導体層及び基板の上層部を除去して、基板を露出させた 凹部と第1の窒化物半導体層及び基板の上層部からなる 凹部と有する凹凸構造を基板面に形成する第2の工程 と、 高密度結晶欠陥領域が存在する第1の窒化物半導体層下 層部を少なくとも含む凹部下部に、凸部下部の側面を覆 う側壁保護膜を形成する第3の工程と、 側壁保護膜を凹部下部の側面に備えた凹凸構造上に第2 の窒化物半導体層を成長させる第4の工程とを有するこ とを特徴とする窒化物半導体層の成長方法。
(2) 請求項2 第3の工程では、側壁保護膜を SiN _x 膜で形成すること と、 凹部下部の側面に上層保護膜を形成すること とを特徴とする請求項1に記載の窒化物半導体層の成長方 法。	(2) 請求項3 第3の工程の後、第4の工程の前に、側 壁保護膜に加えて凹部上面に上層保護膜を形成すること とを特徴とする請求項1又は2に記載の窒化物半導体の成 長方法。
(3) 請求項4 上層保護膜を SiN _x 膜で形成すること とを特徴とする請求項3に記載の窒化物半導体の成長方 法。	(3) 請求項5 基板上に形成された第1の窒化物半導体 層及び基板の上層部からなる凸部と、基板を露出させた 凹部とを有する凹凸構造を備えた基板面上に、凸部の上 部を埋め込むようにして形成された、第2の窒化物半導 体層の側壁保護膜を備える窒化物半導体素子において、 側壁保護膜が凸部の下部側面を覆うよう下部側面に成 長することと特徴とする窒化物半導体素子。

(54) [発明の各称] 窒化物半導体層の成長方法及び窒化物半導体素子

(57) [要約]

【課題】 結晶欠陥密度が低い窒化物半導体層の成長方
法を提供する。

【解決手段】 本方法は、基板1 2に対して格子不整合
又は熱不整合の窒化物半導体層を結晶欠陥なく基板上に
成長させる方法である。本方法は、基板1 2上に第1の
窒化物半導体層1 4を成長させる第1の工程と、第1の
窒化物半導体層上に所定のパターンを有するマスクを形
成し、次いでマスクから露出した第1の窒化物半導体層
及び基板の上層部を除去して、第1の窒化物半導体層及
び基板の上層部からなる凸部1 3と基板を露出させた凹
部1 9とを有する凹凸構造を基板面上に形成する第2の工
程と、高密度結晶欠陥領域1 6が存在する第1の窒化物
半導体層下層部を含む凹部下部に備えた凹凸構造上に第2
の側壁保護膜2 0を形成する第3の工程と、側壁保護膜を
凸部下部の側面に備えた凹凸構造上に第2の窒化物半導
体層2 2を成長させる第4の工程とを有する。



【0007】ELO法は、いわゆるマスク付きELO法とフリースタンディングELO法(以下、FS-ELO法と生と)の2種類の方法に大別できる。マスク付きELO法は、ファイア基板上にGaN下地層を成長させた後、そのGaN下地層表面上に例えばストライプ状のマスクを形成し、マスク上から再度GaN層をエビタキシャル成長させ、GaNエビタキシャル成長層をマスク上に横方向成長させつつ上方に成長させるようにした方法である。

【0008】FS-ELO法は、ファイア基板上にGaN下地層を成長させた後、反応性イオンエンシチング(RIE)法などによってGaN下地層をエッチングし、GaN下地層上に凹凸ストライプパターンを形成する。凹凸ストライプパターンを形成する際には、基板に到達するまでGaN下地層を除去し、更に基板の極く上部を露出させて、基板面を底に露出させた凹部と、GaN下地層と基板の上層部分からなる凸部とのストライプ状の凹凸構造を形成する。次いで、凹凸構造上にGaN層をエビタキシャル成長させ、GaNエビタキシャル成長層を横方向成長させた方法である。いずれの場合も、エビタキシャル成長層を横方向成長させた部が、下部、サイド部に成長するようにした方法である。

【0012】課題を解決するための手段 本発明者は、従来技術が有する上述の課題を解決すべく、鏡像検討を行った、マスク付きELO法に比べて軸位密度の低いFS-ELO法により製造したGaNエビタキシャル成長層のワイング部であっても、 $10^6/\text{cm}^2$ 程度までは軸位密度を低減できない理由を、以下のように、明らかにすることことができた。

【0013】従来のFS-ELO法では、先ず、図8(a)に示すように、基板5.2上に第1の窒化物半導体層5.4を形成する。基板5.2と窒化物半導体層5.4との間に格子不整合や熱的不整合が存在するために、製造する際、窒化物層が非常に高密度に生成している高密度欠陥領域5.6が、図8(b)に示すように、第1の窒化物半導体層5.4の基板近傍領域に形成される。尚、第1の窒化物半導体層5.4を形成する前に、基板5.2上にGaN/AINなどからなるバリア層を膜剥離した場合に、高密度欠陥領域5.6がバリア層の基板近傍領域に形成される。

[0010] 本発明は、ガラス部材が短波長域のGaN系半導体レーザー発光部材を有する半導体レーザー装置に関するものであって、その目的は、発光部材の発光波長を可変する機能を有する半導体レーザー装置を提供するといつた問題を解消する。従つて、発光波長を可変する半導体レーザー装置に関する問題を解消するといつた問題ではない。従つて、発光波長を可変する半導体レーザー装置に関する問題を解消するといつた問題ではない。

[0011] 本発明は、ガラス部材が短波長域のGaN系半導体レーザー発光部材を有する半導体レーザー装置に関するものであって、その目的は、発光部材の発光波長を可変する機能を有する半導体レーザー装置を提供するといつた問題を解消する。

y: TEM) によって詳細に調べた結果、第2の笠板上に、結晶欠陥密度を例へば $10^5 / \text{cm}^2$ 台以下に低減した電離化物半導体層を成長させることにあらざる方法及び電離化物半導体粒子を提供することにあらざる。

[0014] 高密度欠陥領域5'6'に生成した欠陥種類は、具体的には、積層欠陥、結晶成長面と平行に延伸する成層部分を有する転位ループ、及び成長方向にほぼ平行に延伸する貫通転位である。このうち、成長方向にはほぼ平行に延伸する貫通転位である。例えば、サファイア基板の上にGaN層を形成させた場合、高密度欠陥領域がアモルファスGaN層5'6'の厚さは0.4μm程度であり、貫通転位密度は約10¹⁰/cm²以上である。

【0015】次いで、第1の窒化物半導体層5.4上にスリットマスク（図示せず）を形成した後、マスクを用いた反応性イオンエンチャージ（RIE）法によって第1の窒化物半導体層5.4及び基板5.2の上部をエンチャージして、図8（c）に示すように、凹凸構造を基板面上に形成する。凹凸構造の凹部を粗晶部5.8と呼ぶ。

【0016】続いて、粗晶部5.8に形成されたマスクを用いて化学エッチング法等によって除去した後、横向方向成長が主となる成長条件によって第2の窒化物半導体層6.2を形成させることによって、図9に示すように、第2の窒化物半導体層6.2と粗晶部5.8間にウイング等の凹凸構造上に第2の窒化物半導体層を成長させる第4の工程を有することを特徴としている。

6.0 に横成長させつつ、種結晶部 5.8 上部に成長させる。ワイング部 6.0 が第 2 の窒化物半導体層 6.2 により形成される際に、第 2 の窒化物半導体層 6.2 と基板 5.2 との間に空洞 6.4 が形成される。

【0017】本発明者が、上述のようにして FS-E LIO 法により形成した窒化物半導体層の種結晶層の断面を透過電子顕微鏡法 (Transmission Electron Microscop

[0021] 本発明方法及び本発明で形成する側壁保護膜は、電極及び上部保護膜の材料は、空気中半導体層の成長と共に電極間に保護膜が延伸しないようするために、保護膜半導体層間に延伸しないか、若しくは成長し難い性質を有する材料が成長しないか、例えばS₁N_xである。第1及び第2の保護物半導体層の保護方法には鉛封ではなく、例えば有機金属気相成長法(OCVD)を好適に適用できる。

[0022] 本発明方法及び本発明では、凹部の高電圧を印加する領域の側面が側壁保護膜によって覆われ、ワイン

【10023】本発明に係る電化物半導体素子は、基板上に形成された第1の電化物半導体層及び基板の上層部からなる出部と、基板を露出させた凹部とを有する凹凸構造を備えて形成された、第2の電化物半導体層の側面保護膜を備えて、大温差下する。

【0024】本説明方法の好適な実施態様では、第3の工程の後に、側壁保護膜に加えて凸部の上面に上部保護膜を例へればS1:N1膜で形成する。また、本説明の好適な実施態様では、凸部の下部側面を覆う側壁保護膜に加えて、凸部の上面を覆う上部保護膜が、側壁保護膜及び上部保護膜の上面に設けてある。側壁保護膜からの蛇腹の延伸を防止できるよう早さで、高密度欠陥領域からの基板面からの高さは、少なくとも高密度欠陥領域の上側の境界以上である。

【10025】本発明及び本発明方法の好適な実施形態で、第2水溶液の第1水溶液に対する濃度が、第2水溶液の第1水溶液に対する濃度によって規定されるので、これにより、凸部内部の高密度欠陥領域の側面が凸部上面が上壁保護膜によって覆われ、更に、凸部上面が上壁保護膜によって覆われているので、凸部内部の底面の底面方向及び底面方向と平行方向の延伸が遮断されている。これにより、第1の蓋の底面方向と平行方向の延伸が遮断され、更に、底面方向と平行方向の延伸が遮断されるので、第2の蓋の底面方向と平行方向の延伸が遮断される。これにより、第1の蓋の底面方向と平行方向の延伸が遮断され、更に、底面方向と平行方向の延伸が遮断されるので、第2の蓋の底面方向と平行方向の延伸が遮断される。これにより、第1の蓋の底面方向と平行方向の延伸が遮断され、更に、底面方向と平行方向の延伸が遮断されるので、第2の蓋の底面方向と平行方向の延伸が遮断される。

7 旋形態例に基づいて本発明をより詳細に説明する。

窒化物半導体層の成長方法の実施形態例
本実施形態例は、本発明に係る窒化物半導体層の成長方法の一例であつて、図1 (a) から (c) 、及び図2 (d) と (e) は、本実施形態例の方法に従つて窒化物半導体層を成長させる際の工程毎の模式断面図である。本実施形態例の方法では、先ず、図1 (a) に示すよう、基板1の窒化物半導体層1.4と、基板1の上層部1.8とを形成する。

【0028】また、第1の工程では、基板1.2上に第1の窒化物半導体層を成長させる前に、基板1.2上に、図示しないが、バッファ層を形成しても良い。バッファ層には、GaN、AlN、InGaNなどを用いることができる。バッファ層の成長温度は、第1の窒化物半導体層1.4の後述する成長温度より低い温度で成長させ、その後は0.5μm以下にする。

【0029】第1の窒化物半導体層1.4には、GaN、更には不純物をドープしたGaN、例えばSiなどn型の不純物をドープしたn型GaNを用いることができる。第1の窒化物半導体層1.4の成長温度は、上述のバッファ層の成長温度よりも高温の成長温度、例えば900°C以上1100°C以下、好ましくは1050°Cである。また、第1の窒化物半導体層1.4の膜厚は特に限定しないが、加工の容易さなどを考慮して、1μm以下が望ましい。

【0030】第2の工程で、保護膜の厚さは、特に限らない領域、つまり保護膜マスクから露出した領域の第1の窒化物半導体層1.4と基板1.2の上層部をエッチングによって除去する際、基板1.2のエッチング量は、2μm以下で余り、例えば0.2μm程度が好ましい。エッチングにより形成した凹部の断面形状は、テーパー状になつても良いが、望ましくは垂直面になるようにする。エッチング方法として、ウェットエッチング及びドライエッチングなどの方法が挙げられるが、望ましくは、ドライエッチング法が良い。ドライエッチング法では、具体的には、例えば、反応性イオンエッチング(RIE)法、反応性イオンビームエッチング(RIBE)法があげられるが、凹部の側壁を垂直にできる異方性エッチングが可能なエッチング法なら、いずれでもよい。

【0030】図1 (b) は、第1の工程で得られた試験構造の品質状態を透過電子顕微鏡などで観測した結果を模式的に示したものであつて、基板1.2と第1の窒化物半導体層1.4の間に、積層欠陥などの面欠陥、基板の面にはほぼ平行に走る軸、あるいは基板と垂直に走る軸位形成されていることを示している。高密度品欠陥領域1.6の厚さは、種々の条件で変化するが、典型的には0.5μm以下である。尚、バッファ層を形成した場合には、高密度欠陥領域1.6はバッファ層の直近側部に含まれる。

【0031】次に実施する第2の工程では、先ず、基板1.2上に成長させた第1の窒化物半導体層1.4上に、保護膜マスク形成用のマスク形成膜を覆設し、バーニングして所定バーニングの保護膜マスク (図示せず) を形成する。続いて保護膜マスクから露出した第1の窒化物半導体層1.4及び基板1.2を強制的にエッチングにより除去し、その後、保護膜マスクを除去し、図1 (c) に示すように、基板を露出させた凹部と第1の窒化物半導体層1.6の厚さを0.4μmとすると、第2の工

8 旋形態例に基づいて本発明をより詳細に説明する。

【0031】第2の工程では、本発明に係る窒化物半導体層の成長方法によつて、凹凸構造の凹部のみに、CVD法によつて約0.5μm厚のSiN膜 (図示せず) を形成する。更に、凹部のSiN膜をエッチングして、図2 (d) に示すように、厚さ0.2μm基板面から高さが0.6μmの側壁保護膜2.0を凹部下部の側面に高密度欠陥領域1.6をうように形成する。

【0032】再度、MO-CVD装置反応管内に基板をセットし、温度を1050°C、原料ガスにTMG、アンモニア及びシンガスを用い、 $1 \times 10^{18} / \text{cm}^2$ の濃度でSiをドープしたGaNよりもなる第2の窒化物半導体層2.2を5μmの膜厚で成長させ、図2 (e) に示すように、側壁保護膜2.0を凹部下部の側面に備えた凹凸構造上に第2の窒化物半導体層2.2を成長させる第2の窒化物半導体層2.2を成長させる場合、そこの欠陥構造は、図3に示すように、貴重部位2.4は存在するものの、図1.0に示す從来の窒化物半導体層のウイング部に発生していた軸位Aや軸位Bの発生確率は極めて低く、ウイング部 (凹部1.8同士の間の部分) 内の晶晶欠陥密度が極めて低くなっている。これは、凹部のウイング部に保護膜領域1.6の側面が側壁保護膜2.0によって覆われていて、高密度欠陥領域1.6で発生した軸位がウイング部に伝播するのが、防たれられているからである。よつて、本発明方法を適用することにより、高品質な窒化物半導体層を得ることができる。

【0033】本実施形態例では、第1及び第2の窒化物半導体層の成長方法は、特に限定されず、例えば、MO-CVD (有機金属気相成長法) 、HVPE (ハイドライド気相成長法) 、MBE (分子線エビタキシー法) などが挙げられる。

【0034】方法の実施例1
本実施例は、有機金属気相成長 (MO-CVD) 法を用いた、本発明に係る窒化物半導体層の成長方法の一つの実施例である。以下に、図1から図3を参照して、実施例1の方法を説明する。図3は実施例1の方法で形成した窒化物半導体層の欠陥分布を示す模式図である。C面を主面とするサファイア基板やSiCが挙げられる。

【0035】方法の実施例2
本実施例は、有機金属気相成長 (MO-CVD) 法を用いた、本発明に係る窒化物半導体層の成長方法の別の実施例である。以下に、図4及び図5を参照して、実施例2の方法を説明する。図4は実施例2の方法について第2の窒化物半導体層を剥離する工程を説明する断面図であり、図5は実施例2の方法で形成した試験構造の断面の欠陥分布を示す模式図である。本実施例では、図2 (d) に示すように、実施例1で側壁保護膜2.0を形成した後、図4に示すように、凹部1.8の上面に上壁保護膜2.6を形成する。上壁保護膜2.6は、CVD法によつて膜厚が0.2μmのSiN膜を剥離した後、エッチングして形成したものである。次いで、再度、MO-CVD装置の反応管内に試料をセットし、温度1050°Cで、原料ガスにTMG、アンモニア及びシンガスを用い、図4に示すように、 $1 \times 10^{18} / \text{cm}^2$ の濃度でSiをドープしたGaNよりもなる第2の窒化物半導体層2.2を5μmの膜厚で成長させる。

【0036】本実施例で得た図4に示す側壁保護膜の欠陥分布は、図5に示すように、第2の窒化物半導体層2.8中には、図1.0に示す從来の窒化物半導体層のウイング部に発生していた軸位Aや軸位Bが観測されず、更に実施例1の側壁保護膜で観測された貴重部位2.4も観測されない。これは、凹部の高密度欠陥領域1.6の側面が側壁保護膜2.0によって覆われ、更に、凹部上面が上壁保護膜の保護マスクを除去し、図1 (c) に示すように、50

9 0.6μmより僅かに高い方が好ましい。

【0037】第2の工程では、本発明に係る窒化物半導体層の成長方法によつて、凹凸構造の凹部のみに、CVD法によつて約0.5μm厚のSiN膜 (図示せず) を形成する。更に、凹部のSiN膜をエッチングして、図2 (d) に示すように、厚さ0.2μm基板面から高さが0.6μmの側壁保護膜2.0を凹部下部の側面に高密度欠陥領域1.6をうように形成する。

【0038】再度、MO-CVD装置反応管内に基板をセットし、温度を1050°C、原料ガスにTMG、アンモニア及びシンガスを用い、 $1 \times 10^{18} / \text{cm}^2$ の濃度でSiをドープしたGaNよりもなる第2の窒化物半導体層2.2を5μmの膜厚で成長させ、図2 (e) に示す側壁保護膜2.4は存在するものの、図1.0に示す從来の窒化物半導体層のウイング部に発生していた軸位Aや軸位Bの発生確率は極めて低く、ウイング部 (凹部1.8同士の間の部分) 内の晶晶欠陥密度が極めて低くなっている。これは、凹部のウイング部に保護膜領域1.6の側面が側壁保護膜2.0によって覆われていて、高密度欠陥領域1.6で発生した軸位がウイング部に伝播するのが、防たれられているからである。よつて、本発明方法を適用することにより、高品質な窒化物半導体層を得ることができる。

【0039】方法の実施例1
本実施例は、有機金属気相成長 (MO-CVD) 法を用いた、本発明に係る窒化物半導体層の成長方法の一つの実施例である。以下に、図1から図3を参照して、実施例1の方法を説明する。図3は実施例1の方法で形成した窒化物半導体層の欠陥分布を示す模式図である。C面を主面とするサファイア基板を基板1.2として反応容器とし、主面と対するサファイア基板を基板1.2として形成したC面を反応容器1.2として、キャリアガスとし内に配置し、温度を550°Cにして、キャロニモニアとTMG (トリメチルガリウム) を用いて、サファイア基板1.2上にGaNよりもなるバッファ層 (図示せず) を約0.3μmの膜厚で成長する。バッファ層の成長後、TMGの供給を止めた後、温度を1050°Cに高め、次いでキャリアガスに水素を、及び原料ガスにTMGとアンモニアとアガスに水素を、及び原料ガスとして保護膜マスクを形成する。その後、保護膜2.6は、CVD法によつて膜厚が0.2μmのSiN膜を剥離した後、エッチングして形成したものである。次いで、再度、MO-CVD装置の反応管内に試料をセットし、温度1050°Cで、原料ガスにTMG、アンモニア及びシンガスを用い、図4に示すように、 $1 \times 10^{18} / \text{cm}^2$ の濃度でSiをドープしたGaNよりもなる第2の窒化物半導体層2.2を5μmの膜厚で成長させ

【0040】第1の窒化物半導体層1.4上にCVD法によってSiO₂膜 (図示せず) を1μmの厚さで剥離し、続いて既知のオトリソグラフィ処理とエッチング加工によってSiO₂膜をバーニングして、ストライプ幅1.6μm幅、ストライプ間隔2μmのバーナーを有する保護マスク (図示せず) を形成する。続いて、RIE法によつて保護マスクから露出した第1の窒化物半導体層1.4と、更に基板1.2の上層部を0.2μmの半導体層1.4を剥離する。その後、保護膜2.6を形成する。次いで垂直エッチングして、凹凸構造を形成する。次いで、CF₄ガスとO₂ガスにより、凹部上のSiO₂膜の保護マスクを除去し、図1 (c) に示すように、50

説明 2.6 によって知られているから、凸部 1.8 内の質延軸位の垂直方向の延伸が遮断されて、質延軸位 2.4 が凸部 1.8 内に閉じ込められているからである。よって、本発明方法を適用することにより、極めて結晶欠陥密度が低い高品質な窒化物半導体薄膜を得ることができる。

19
造出層構造と基板1,2との間に、著しく低欠陥密度第1層と、2の窒化物半導体層2を介在させてるので、積層方式による伝導する層との貫通孔が第2の窒化物半導体層2によって中断され、レーザ構造装置構造の貫通孔部位の密度が低くなっている。よって、結晶欠陥が少なく、非

[0061] このように、本実施例のGaN半導体レーザ素子は、低欠陥密度の第2の窒化物半導体層2との介在により、上部のエピタキシャル成長層中の品質評価面の密度が著しく低いので、素子品質を高めることができると共に、使用による割れ歪正の上昇を抑えることができる。

[0062] 本実施形態例及び実施例では、窒化物半導体素子としてGaN半導体レーザ素子を例に挙げて説明した。

明にほか、本発明は、LEDなどの他の半導体発光素子においても適用することができる。また、本発明は、半導体発光素子に加えて、FET (Field Effect Transistor) 電子部材トランジスターなどの電子走行素子においても適用することができる。

【図面1】図1 (a) から (c) は、それぞれ、実施形態例及び実施例1の方法に従って窒化半導体層を成長させる際の工程毎の模式的断面図である。

【図2】図2 (d) と (e) は、それぞれ、図1 (c) に従いて、実施形態及び実施例1の方法に従って窒化半導体層を成長させる際の工程毎の模式的断面図である。

【図3】実施例1の方法によつて成長させた窒化物半導体層の簡略化された模式的断面図である。

【図 4】 実施例 2 の方法に従って窒化物半導体層を成長させた工程での接合部断面図である。

【図 5】 実施例 2 の方法によつて成長させた窒化物半導体層の結晶欠陥の分布を示す模式図である。

【図 6】 実施例 1 の GaN 半導体レーザ子の構成を示す断面図である。

【図 7】 図 7 (a) から (c) は、それぞれ、実施例 1

13
イド層3.4、活性層3.6、p型劣化防止層3.8、p側光
ガイド層4.0、p側ラグ層4.2、及びp側コンタク
ト層4.4をそれぞれ成長させ、積層構造を形成する。
100561 積層構造を形成する際、例えば、基板1.2
の温度は800～1000°Cとし、アルミニウムの原料

ガスとしてトリメチルアルミニウムガス ($(\text{CH}_3)_3\text{Al}$)、ガリウムの原料ガスとしてトリメチルガリウムガス ($(\text{CH}_3)_3\text{Ga}$)、鎘の原料ガスとしてはアンモニアガス、ケイ素の原料ガスとしてモノシランガス (SiH_4)、マグネシウムの原料ガスとしてはビスマス=メチルシクロベンタジエニルマグネシウムガス (MeCpPMg^+) やビスマス=シクロヘptaジエニルマグネシウムガス (Cp_2Mg^+) をそれぞれ用いる。

100571 構造複雑の板上層のp側コントラクト層44の上に、例えはCVD法により、 Si_3O_2 膜(図示せず)を熱膜し、続いてフォトリソグラフィ処理及びエッチング加工によりストライプ状の Si_3O_2 膜マスクを形成する。

50
 ット層 4、p 側光ガイド層 4、p 側光ガイド層の上層 3
 8、活性層 3、6、n 側光ガイド層 3、4 及び n 側光クリアッジ
 層 2 を順次エッチング除去し、図 7 (c) に示すよう
 に、n 側電極 5 の形成領域に第 2 の電化物半導体層 2
 2 を露出させる。次いで、縦いて絶縁層 4-8 に窓を設
 け、窓を介して p 型コンタクト層 4-4 上に p 型電極 4-6
 を形成し、第 2 の電化物半導体層 2-2 上にチタン、アル
 ミニウム及び金を選択的に、順次、蒸着して n 側電極 5
 0 を形成する。

【0059】更に、基板 1-2 をストライプ状リジ部の
 長さ方向 (共振器厚方向) と垂直に所定の幅で劈開し、
 40
 その劈開面に反射鏡層を形成する。これにより、図 6 に
 示す GaN 半導体レーザ素子 3-0 を製作することがで
 きる。

【0060】GaN 半導体レーザ素子 3-0 では、n 側
 電極 5-0 と p 側電極 4-6 との間に所定の電圧を印加する
 と、活性層 3-6 に電流が注入され、電子-正孔再結合に
 より発光が起こる。本実施例の GaN 半導体レーザ素子
 50
 では、n 側クリアッジ層 3-2、n 側光ガイド層 3-4、活性
 層 3-6、p 型劣化防止層 3-8、p 側光ガイド層 4-0、p
 側クリアッジ層 4-2 及び p 側コンタクト層 4-4 のレーザ構

である。n 側光ガイド層 3.4 として Si を添加した、厚さが 3.6 である。活性層 3.6 は、例え 3.4 であり、バリア層の厚さが 4 ある。GaN 混晶層とし

柱層42の上部とP側コントラクタリ層43のために、断面形状がテーパー型コントラクタリ層44を露出させている。尚、上部メサ構造は、このウイング部上方に形成され、(a)、(b)形状メサ構造を含めて、(c)、(d)、(e)、(f)型劣化防止層3-8、活性層3-4、及びn型クラッド層3-2の柱状メサ構造と同じ方向に延在

ト層 4.4 側から順次積層され、
半導体積層成の p 側電極 4.6 が、
ト層 4.4 で覆して p 側コントラクト層 4.4 の
上に形成される。メサ構造層の露出した第 2 の
層には、基板 1 2 に近い側からチ
ップ (A 1) 及び金 (Au) が
積層成の n 側電極 5.0 が設けら
れる。半導体レーザ素子は、図示しな
い方向 (すなわち共振器長方
に、反射鏡層がそれぞれ設けら
れ、反射鏡層がそれぞれ設けら
れを参照して、半導体レーザ素子
を構成する。図 7 (a) から (c) は、
A N 系半導体レーザ素子 3.0 を
側面断面図である。先ず、方法
により、基板 1 2 の凹凸構造上に
2 を成長させる。引き続き、M
(a) に示すように、第 2 の窒
素クラッド層 3.2、n 側光が

るから、凸部1.8内の貫通孔が開けられて、貫通部2.4が凸部1.8の貫通孔から、井戸層の厚さが3.3nmの多重貫子井戸構造を得ることができる。

て構成されている。
[0052] p 型劣化防止層 0 を含む上部構造を活性層層 3 6 の劣化するのを防ぐ。
 10 えば、厚さが 2.0 nm の p 型劣化防止層 4 0 は、例えは光ガイド層 4 1 は、厚さが 0.1 μ m 加した、厚さが 0.1 μ m クラック層 4 2 は、例えは光ガイド層 4 3 は、厚さが 0.5 μ m 加した、厚さが 0.5 μ m は $A1GaN$ 層と GaN 層構成されている。 p 側コンタクト不純物として Mg を添型不純物として Mg を添子の実施形態例

1
説膜 2 6 によって覆われてい
軸位の垂直方向の延伸が遮断
部 1.8 内に閉じ込められてい
る方法を適用することによ
り高い品質な窒化物半導体薄膜

【0046】方法の実施例3
本実施例は、有機金属試料相¹た、本発明に係る塗装物半導²実施例である。本実施例のナ³得られた図4に示す第2の塗⁴例え、H₂PE法によって⁵、Nを厚さ25.0μm程度成⁶製膜装置より取り出し、直面⁷研磨してサファイア基板を斜⁸偏光度の極めて少ないフリ⁹板を得ることができる。

のGaN系半導体レーザ素子を作製する際の工程毎の模式断面図である。

【図8】図8(a)から(c)は、それぞれ、従来のFS-ELO法によって窒化物半導体層を成長させる際の工程毎の模式的断面図である。従来のFS-ELO法によつて、窒化物半導体層を成長させる際の工程毎の模式的断面図である。

【図9】図9(a)から(c)は、それぞれ、従来のFS-ELO法によつて窒化物半導体層を成長させる際の工程毎の模式的断面図である。

【図10】従来のFS-ELO法によつて窒化物半導体層を成長させた窒化物半導体層の結晶欠陥の分布を示す模式図である。

【符号の説明】

1.2……基板、サファイア基板、1.4……第1の窒化物半導体層、1.6……高密度結晶欠陥領域、1.8……凸

半導体層、1.9……側壁保護膜、2.0……側壁保護膜、2.2……第2の窒化物半導体層、2.4……貫通孔、2.6……上盤保護膜、2.8……第2の窒化物半導体層、3.0……実施例

のGaN系半導体レーザ素子、3.2……n側クラッド層、3.4……n側電極、3.6……活性層、3.8……p型劣化物上層、4.0……p側光ガイド層、4.2……p側クラッド層、4.4……絶縁層、5.0……n側電極、5.2……基板、5.4……第1の窒化物半導体層、5.6……高密度結晶欠陥領域、5.8……凸部、6.0……ウイング部、6.2……第2の窒化物半導体層、6.4……空洞、6.6……入射孔、6.8……B軸孔、7.0……会合部、7.2……貫通孔孔。





【図1】

【図2】


【図3】

【図4】



【図5】




【図1】




【図2】




【図3】




三




61



[25]



81



81






图101



16



5FC045	AA04	AB14	AB15	AB17	AB18
AC08	AC12	AD13	AD14	AD15	
AF02	AF04	AF09	BB12	CA11	
CA12	DA53	DA55	DB01	DB04	
HA13					
5FC073	AA11	AA45	AT4	BA06	CA02
CA07	CB05	CB07	CB11	DI45	
DA06	DA07	DA25	FA12		

(72) 發明者 山口 勝司
東京都品川区北品川6丁目7番35号 ソニ
一株式会社内